减碳是近年来关注的议题，根据能源署(IEA)数据显示，照明耗能占总能耗之19.5%。LED相较于其他照明灯源为省电、长寿命且具环保概念，使得LED市场于近年来扩张迅速。LED搭配灯具设计，于居家、展会、工业照明、路灯、屏幕广告牌等应用场合可取代各式光源，其应用面与省电之优势已成为国家推广政策之方向。

非架构于中小功率LED方案具有成本优势，如采用具功率因数校正之降压(Buck)、升降压(Buck-boost)转换器。但为避免人员与电压电源接触之考虑，众多LED应用要求变压器等之绝缘，如可携式LED驱动电源、路灯等，甚至部份取代白炽灯或荧光灯之应用场合仍求要绝缘。基于空间与成本之考虑，反激式转换器(Flyback converter)为型中小功率应用下zui为理想之架构。虽然，LED负载特不如般电子负载复杂而使得设计上有许多发挥空间，但在市场竞争压力下，针对系统客制化、共享、强健度等不同应用需求，有不同之驱动器电路之优化设计考虑。于此，本文主要探讨单反激式转换器应用于LED驱动器之设计与除错经验。

单功率因数反激式转换器之产品设计考虑

为提能源使用效益，各地能源部针对照明类有立规范，总谐波失真(THD) 较多规范小于2，部份地区(如俄罗斯)则须1，各次谐波失真则参照EN61000-3-2之Harmonic Class C单元。若为外置式电源，厂商须参照加州能源法(CEC)与欧盟指令(EuP)之平均效率与待机功耗做为设计依据。传统升压型功率因数修正电路搭配反激式转换器之双架构可轻易THD规格需求，但考虑中小功率应用之成本与体积，具功率因数修正之单反激式转换器 (Single stage Flyback Converter with PFC) 不整机效率，能贴近电源设计厂之需求。原因在于驱动LED相较于其他型电子负载或充电器可容许较大的输出涟波电流，且较少考虑到保持时间 (Hold-up time)，因此大幅降低储能组件之体积。

单功率因数反激式转换器在LED电源厂已被采用，单转换器在架构上分为次调节(Secondary Side Regulation, SSR)与初调节(Primary Side Regulation, PSR)，后者使电路设计加精简。为节省变压器体积并提升效率，中小功率常选择操作在临界导通(Critical Conduction Mode, CrM)或不连续导通模式(Discontinue Conduction Mode, DCM)。目前各家半导体厂提出之解决方案皆能达成小范围之定电流误差及完善的保护功能，工程师毋须额外费心设计的电路。然而，电源设计时得盘考虑规格，除错实务并未然涵盖于IC应用手册，若能*时间掌握设计概要则可缩短产品开发周期。因此，以下针对转换器设计部份汇整常见之问题并做进步的探讨与分享：

(a) 定电流度问题

初调节多操作在BCM或DCM模式，藉由已知的绕组圈数，透过精密电阻侦测初峰值电流与辅助绕组侦测次泄磁时间以推算输出电流。然而此模式下有几项因素影响定电流度：

1. 导通延迟时间(Propagation delay)：来自于IC放大与功率半导体开关的延迟，低电压输入的影响能量传递。此误差无法藉由人工调节缩小差异，zui简易方式为透过输入电压侦测值进行峰值电流补偿以缩小低压输入之差异，可透过绕组或压线方式来达成，如图1所示。

2. 峰值电流侦测误差 : 源自于峰值电流侦测电阻与经过低通滤波器后讯号之差异，IC在取样(Sample)至维持(hold)过程中存有愈长的时间将造成侦测之电流低于实际电流，此与IC取样速度相关。由于此型误差为定向关系，可藉由电阻微调改善。

3. 泄磁侦测延迟：IC藉由判断辅助绕组谐振至低准位作为次电流截止之依据，但在谐振期间已无存在次电流，故造成次泄磁时间之侦测误差，如图2所示。此误差严重程度与取决于杂散电容与变压器激磁电感之谐振周期相关，若减小并联之杂散效应将加剧电磁干扰之频段部份。建议以外部补偿方式克服。

图1. Propagation delay在低压输入产生之误差

图2. ZCD侦测之时间延迟

(b) IC辅助电源设计

LED驱动器能支持宽广输出电压是大卖点，可扩大产品的应用范围。对于定电流电源，变压器设计是以zui输出电压为考虑，而辅助供电得考虑轻载(zui低输出电压)时VCC电压仍能维持在欠电压锁定(Under Voltage Lock Out, UVLO) 之上，并且远于主开关功率半导体之驱动电压上限以减少导通损。若输出电压变动有2倍以上，辅助供电若过VCC耐压上则仰赖双晶体管 (Bipolar NPN) 组成之线稳压电路，在压输出时功率损耗多半集中于NPN晶体管。若改采用充电帮浦型式之供电可省去辅助绕组且减少线稳压供电之损耗，此法将增加功率晶体开关于主开关之源，然而，此方式若欲实现过压保护得藉由次Zener二管侦测反馈回初侧达成过压保护，产品设计者得恒量额外增加之成本与其带来之效益。

(c) 变压器圈数比设计考虑

变压器圈数比设计是功率因数反激式转器zui为重要之环节，其不决定初与次功率晶体之选用，亦影响总谐波失真。理想上，反激式转换器设计在定频且不连续导通模式情况下能达到接近1的功率因数值，原因为：开关导通时变压器初电流线正比于输入电压，而在开关周期结束前变压器已释能而不受输出电压之影响，使转换器之输入电流等比于输入电压。转换器考虑较低的开关损耗可工作于临界导通模式，然而，此模式在压输入占空比(Duty Cycle)伴随接近AC峰值处递减，使瞬时平均电流未能随输入电压之比例提升，此情况与与低压输入时差异甚大。故压输入时易发觉输入电流接近AC波峰处显得平坦，如图3所示。

图3. 压输入之失真电流示意图

针对此现象，分析圈数比之设计与总谐波失真之关系，根据理论近似推导而绘出如图4，其中Kv为AC峰值电压与次电压透过圈数比映乘至初之电压比例。

图4. Kv与总谐波失真之对应关系

如上结果得知，采用大圈数比之设计改善失真电流，其原理如同设想转换器于低电压输入时之占空比状态，输入电流在AC峰值处将明显提升，使之塑型接近于电压弦波。针对变压器圈数比之设计与组件耐压关系，下图为输入277Vac初与次晶体承受之电压应力，图中横轴为Kv值，纵轴为电压单位：

图5. Kv 值与初次组件耐压之关系

经由以上分析，我们得知大圈数比之设计有益于提升功率因数值，且次可选用低顺向导通压降之萧基二管以减少导通损，反之，初开关得承受较的电压应力。由于此架构对于突波耐受(Surge Immunity) 多仰赖被动防护方案与组件之强健度，初组件之耐压选用与实务电压量测结果较为相关，多半无法取决于圈数比设计。根据实务经验，此架构要通过2kV之突波干扰测试除了外加突波吸收器(Varistor)之外，初功率半导体可选用800V之等以上避免过额定雪崩能量造成损毁，目前已有半导体商推出导通阻抗与杂散电容不远于650V等之900V功率半导体，使效率能维持不变。

(d) 输出短路与开路之设计考虑

相较于定电压模式，定电流模式所进行的输出短路较无危险，其回授将试图在输出0V情况下维持定电流而缩减占空比，使输入功率降低。而实务上由于变压器次无法在短路情况下释能，即便器有zui小开关导通时间仍会使变压器储能持续迭加，大多设计仍需仰赖保护制。设计PSR之短路保护可透过辅助绕组侦测低电压准位使器停止动作，在瞬时期间则透过初峰值限流可避免变压器饱合。

开路保护应用于灯具损坏造成阻抗或输出空接时之保护，为避免定电流在此情况下过充输出电容造成零件过压损毁。若为可携型外置式驱动电源因考虑便利而多半将空载时操作于定电压模式，如此可使灯具同充电器般进行热插入。在此模式下将考虑输出电压与待机损耗。开路电压与满载输出之电压差关系到LED在进行热插时之涌浪电流 (Inrush Current)大小，此决定输出限流机制之使用，例如：采用被动组件之限流电感与是否置入主动式限流电路，部份设计为降低涌浪电流而将空载电压设计略于输出电压以省去限流电路。为未来2016年能源法规zui严格之待机损耗低于75mW，LED驱动器设计将是新的考验，以下概略分析转换器空载各部损耗，以输出45W/40Vmax之单功率因数LED驱动器为例，假设与待机功耗相关之重要参数条件如下：

●　输出假负载(Dummy load)：200kΩ　

●　200nF X电容对应之安规放电电阻：4 MΩ

●　与稳压电路于空载之总损耗：18mW(18V/1mA)

●　轻载(20~30mW)情况下反激式转换器效率：5

综合以上参数计算，待机输入功率在275Vac输入条件下约72mW，其中电阻与电路所占之固定损耗约46mW，变压器与功率组件损耗所占之转换损失约为26mW。以上损耗评估未含压启动电路与次反馈电路，尤其在压输出应用情况下次反馈电路将有不少之静态损耗。如此可见，反激式驱动器搭配压启动、X电容放电机制与低静态电流功耗将是未来法规之利器。

结论

单功率因数反激转换器于中小功率之LED应用具率与成本的优势，因此，本文探讨此转换器在设计过程常遭遇到之问题，并分享现行可提升效能的设计方式，其涵盖到不同之设计考虑诸如器之供电、输出度、变压器圈数比选定、总谐波失真等因素，以供设计研发者于开发过程时参考。