砝码生产机械原理图

罔3 6为*阶∑△ADC原理图。虚线框内是∑△调制器。∑△调制器中的积分器数量定义为该∑△调制器的阶数。对于*或更*频率模拟信号，并考虑到电路的非理想性，*采用2阶、3阶、4阶甚至更*阶的调制器，以进*步降低量化折叠噪声。调制器以kf，采样速率将输入信号转换为1和O构成的连续串行位流。l为DAC由串行输出数据流驱动，1位I）DAC的输出以负反馈形式与输入信号求和。根据反馈控制理论可知，如果反馈环路的增益足够大．DAC输出的平均值（串行位流）接近输入信号的平均值。

砝码生产机械原理图