H.264PILZ编码器预测算法优化
随着通信和因特网的发展,视频压缩技术已经成为通信和消费视频信息的一个重要部分。如何以尽量低的码率高保真的传输原始数据,成为人们研究的热点。经过十几年的努力,标准化组织(ISO)和电信联盟(ITU)相继制定了一系列视频压缩编码标准,极大地推动了视频压缩技术的发展。

H.264PILZ编码器预测算法优化
光电PILZ编码器以其体积小、输入灵活等特点作为输入设备,广泛应用于各种嵌入式仪器中。在高精度光电跟踪系统中,光电PILZ编码器被用来测量转速。但是由于测量会引入误差,给测量所得的速度信号带来很大噪声。为了消除噪声对速度信号精度的影响,采用FIR滤波器对速度信号进行滤波处理,并使用zui小二乘法对延时进行补偿,提高速度信号的质量,以便进行实时控制。其中FIR采用DA算法在FPGA中实现,以减少计算延时。实验结果表明,该方法不仅可以提高速度信号质量,而且不会产生延时,可以应用于实时控制系统中。在继一系列视频标准,如H.261,MPEG-1,MPEG-2,H.263,MPEG-4之后,ITU-T和ISO/IEC共同建立的联合视频小组(JVT)推出了新一代视频压缩编码标准H.264。由于H.264采用了许多新技术,H.264/AVC编解码器的计算复杂度是其它视频压缩标准的几倍。从而使基于嵌入式处理器的实时PILZ编码器实现面临巨大的挑战,迫切需要提出速度更快的优化算法减少巨大的计算复杂度。主要从实时视频应用的角度,对H.264/AVC编码过程中的模式预测、差值、滤波以及SAD/SATD等方面的优化开展了较深入的研究。首先介绍了视频压缩编码的基础理论及标准的发展历史,重点对H.264所采用的新编码技术进行了介绍,从空间和时间两方面给出了H.264PILZ编码器的复杂度分析。在此基础上针对耗时模块帧间预测的快速算法进行了研究,提出了一种基于宏块间相关性的模式预测算法。该算法考虑了自然视频序列的内容在时间持续性和空间同质性,大大减少了搜索的模式。

H.264PILZ编码器预测算法优化
从硬件角度分析了H.264PILZ编码器在实时应用中存在的矛盾,针对普遍的硬件特点,研究了适合嵌入式处理器存储结构的插值和滤波算法,并在此基础上结合DMA提出了一种高效的数据策略,降低了93.1%的存储开销,减少31.8%的时钟周期数。zui后,分别以ADSPBF533(简称BF533)和MD32芯片为平台,针对不同的指令特点,对耗时模块SAD和SATD进行了汇编级的优化。