静电放电（ESD）理论研究的已经相当成熟，为了模拟分析静电事件，前人设计了很多静电放电模型。
常见的静电模型有：人体模型（HBM），带电器件模型，场感应模型，场增强模型，机器模型和电容耦合模型等。芯片级一般用HBM做测试，而电子产品则用IEC 6 1000-4-2的放电模型做测试。为对 ESD 的测试进行统一规范，在工业标准方面，欧共体的 IEC 61000-4-2 已建立起严格的瞬变冲击抑制标准；电子产品必须符合这一标准之后方能销往欧共体的各个成员国。
因此，大多数生产厂家都把 IEC 61000-4-2看作是 ESD 测试的事实标准。我国的国家标准（GB/T 17626.2-1998）等同于IEC 61000-4-2。大多是实验室用的静电发生器就是按 IEC 61000-4-2的标准，分为接触放电和空气放电。放电头按接触放电和空气放电分尖头和圆头两种。
静电放电主要电流是一个上升沿在1nS左右的一个上升沿，要消除这个上升沿要求ESD保护器件响应时间要小于这个时间。静电放电的能量主要集中在几十MHz到500MHz，很多时候我们能从频谱上考虑，如滤波器滤除相应频带的能量来实现静电防护
当集成电路（ IC ）经受静电放电（ ESD）时，放电回路的电阻通常都很小，无法限制放电电流。例如将带静电的电缆插到电路接口上时，放电回路的电阻几乎为零，造成高达数十安培的瞬间放电尖峰电流，流入相应的 IC 管脚。瞬间大电流会严重损伤 IC ，局部发热的热量甚至会融化硅片管芯。ESD 对 IC的损伤还包括内部金属连接被烧断，钝化层受到破坏，晶体管单元被烧坏。
ESD 还会引起 IC 的死锁（ LATCHUP）。这种效应和 CMOS 器件内部的类似可控硅的结构单元被激活有关。高电压可激活这些结构，形成大电流信道，一般是从 VCC 到地。串行接口器件的死锁电流可高达 1A 。死锁电流会一直保持，直到器件被断电。不过到那时， IC 通常早已因过热而烧毁了。
