一、结构特点

　　本系统由铝木合金箱体、高性能稳压电源、系统控制部件、开放式实验电路区等组成。全部实验用信号线的连接采用排线，操作方便，接触可靠。基础实验基于中小规模集成电路，综合性实验基于在系统可编程核心器件，资源向学生开放，可以完成“计算机组成原理”、“计算机结构与逻辑设计”、“在系统编程”、“VHDL设计”、“电子系统综合设计”等课程的实验，并可以进行“专用集成电路设计”的验证实验。本实验箱适用于本专科院校计算机专业和其它相关专业的相关课程的实验和创新设计。

　　二、技术性能

　　1、硬件系统采用高性能单片机89S52和LATTICE公司CPLD器件的有机结合,使系统的硬件控制电路精简而可靠。

　　2、提供手动、自动和联机三种工作方式，满足不同层次实验的监视需要。

　　3、具有完善的系统检测电路和系统保护电路设计,使实验系统更易于维护和使用。

　　4、系统自备双通道逻辑示波器，便于实验过程中时序信号的测量。

　　5、系统和电脑采用RS232/USB通信方式。

　　6、实验系统采用总线结构，使实验计算机具有结构简单清晰、扩展方便、灵活易变等诸多优点，实验时只要少些接线即可。

　　7、创新扩展FPGA实验模块，实现复杂模型机的设计实验。

　　8、专为本机配备的动态集成调试运行软件以图形化的界面显示模型机内部数据的流向和各种控制信号的状态以及时序关系。

　　三、硬件技术指标

　　1、实验电路工作电源：+5V/2A、±12V/0.5A，每路均带有短路保护和自动关断功能，每路带电源指示。其中+5V电源设计有过压、过流、欠压保护功能，待电路中故障排除后，自动恢复供电，确保设备和人身安全。

　　2、实验系统的字长为8位。

　　3、实验系统的基本指令系统类PC 机，有多种指令格式，多种寻址方式。

　　4、主存储器采用8K字节静态存储器6264，用于存放用户程序和数据。

　　5、配运算器模块，由4片4位的算术逻辑单元功能发生器级联而成。每片内实现16种二进制算术运算及16种逻辑运算，可进行8位、16位运算器实验。

　　6、控制器采用微程序方案实现，控存字长为24位，可用最大容量为1024字节，且用电可擦写的E2ROM存储器芯片组成，支持动态微程序设计。

　　7、实验系统工作频率源由555时基电路和74LS123可再触发单稳态多谐振荡器组成产生，频率范围为330HZ～580HZ。可以同时产生四种不同时序的时钟信号。

　　8、实验系统配有微程序手动输入并显示模块，装有24个微程序输入开关，用于输入微程序。

　　9、配有手动16位数据输入模块，装有16个数据输入开关，用于输入16位数据。

　　10、配8个控制开关，2个微动开关，用于手动控制整机的运行和切换运行方式等。

　　11、配2位七段数码管以显示程序运行的结果。另配置6个数码管，用于交通灯显示。

　　12、配微地址发生器模块和微地址显示模块、微地址控制模块。

　　13、配数据总线显示模块，用于显示数据总线上的动态数据。

　　14、配总线地址显示模块，用于显示地址总线上的动态地址。

　　15、配有一个双向通用移位寄存器，以实现逻辑移位功能。

　　16、具有超前进位控制逻辑。

　　17、配有指令寄存器和地址寄存器。

　　18、主机上设计有二片大规模 CPLD 和强51单片机作为整机的主控器件，可以在自动方式下完成全部部件实验和整机模型机设计实验。

　　19、配有并行I/O接口电路8255，实现带输入输出接口的模型机的设计。

　　20、配有定时/计数器接口电路8253。实现带定时/计数器功能的模型机的设计。

　　21、配有中断控制器8259。实现带中断功能的模型机的设计)。

　　22、配有双端口存储器IDT713200。

　　23、模数A/D和数模D/A转换电路，实现数模和模数的转换(C9JH有)。

　　24、配置ALTERA EPM240核心模块，实现具备多功能复杂模型机的设计实验。

　　25、创新自设计计算机体系结构实验模块(一个实验室配1-2套)

　　1)USB设备开发与接口模块：包含USB核心器件CY7C68013(含8051内核)、串行EEPROM 24LC01B 、SRAM HY62WT081E、EPM3064ATC100、数据总线开关 SN74CB3Q3245、锁存器 74VHC373、方口USB接口。

　　2)平台接口控制用CPLD模块：包含EPM3512AQC208主芯片、备频器DS1080L、JTAG下载接口等。

　　3)CPU或IP Core用FPGA模块：包含核心器件EP1C12Q240C8、配置芯片EPCS4、JTAG下载接口等。

　　26、实验的连接：模块间实验线路的连接：全部信号采用排线连接，操作简便，实验导线连接稳定可靠。

　　27、机箱：坚固型铝合金框架，厚实的 ABS 塑料包角，参考外形尺寸 480×360×150mm。

　　四、软件技术指标

　　1、实验系统集成动态调试运行软件。

　　2、详尽的CAI课件,能将实验原理、实验目的、芯片、查询等功能集于一体,便于多媒体教学;

　　3、程序和微程序调试功能，有单步、断点和连续等运行方式。

　　4、有程序和微程序读写功能。

　　5、以彩色流程图方式全程监视程序的运行状态和运行结果。

　　6、 用debug读写存贮菜单，对寄存器进行输入数据和参数设置以及读出目标输出信息。

　　五、实验项目(全部提供源程序)

　　1、基础实验

　　1)8位算术逻辑运算实验

　　2)带进位控制8位算术逻辑运算实验

　　3)16位算术逻辑运算实验

　　4)移位运算器实验

　　5)存储器实验

　　6)微控制器实验

　　2、设计性实验

　　1)总线控制实验

　　2)硬布线控制器实验

　　3)乘法器设计实验

　　4)FIFO先进先出存储器实验

　　5)数据通路实验

　　6)基本模型机的设计与实现

　　7)扩展8255并行口实验

　　8)扩展8253定时/计数器实验

　　9)扩展8259中断控制器实验

　　10)扩展0809 AD转换实验

　　11)扩展0832 DA转换实验

　　12)扩展双端口存储器IDT713200实验

　　3、综合设计应用实验

　　1)带移位运算的模型机的设计与实现

　　2)复杂模型机的设计与实现

　　3)可重构原理计算机组成设计实验

　　4)基于CISC和RISC处理器构成的实验计算机的设计与实现

　　5)用大规模芯片在模型机的基础上设计一个8位输入输出并行接口芯片8212。

　　6)基于流水技术构成模型计算机的实验

　　六、实验箱配置表

一、结构特点

　　本系统由铝木合金箱体、高性能稳压电源、系统控制部件、开放式实验电路区等组成。全部实验用信号线的连接采用排线，操作方便，接触可靠。基础实验基于中小规模集成电路，综合性实验基于在系统可编程核心器件，资源向学生开放，可以完成“计算机组成原理”、“计算机结构与逻辑设计”、“在系统编程”、“VHDL设计”、“电子系统综合设计”等课程的实验，并可以进行“专用集成电路设计”的验证实验。本实验箱适用于本专科院校计算机专业和其它相关专业的相关课程的实验和创新设计。

　　二、技术性能

　　1、硬件系统采用高性能单片机89S52和LATTICE公司CPLD器件的有机结合,使系统的硬件控制电路精简而可靠。

　　2、提供手动、自动和联机三种工作方式，满足不同层次实验的监视需要。

　　3、具有完善的系统检测电路和系统保护电路设计,使实验系统更易于维护和使用。

　　4、系统自备双通道逻辑示波器，便于实验过程中时序信号的测量。

　　5、系统和电脑采用RS232/USB通信方式。

　　6、实验系统采用总线结构，使实验计算机具有结构简单清晰、扩展方便、灵活易变等诸多优点，实验时只要少些接线即可。

　　7、创新扩展FPGA实验模块，实现复杂模型机的设计实验。

　　8、专为本机配备的动态集成调试运行软件以图形化的界面显示模型机内部数据的流向和各种控制信号的状态以及时序关系。

　　三、硬件技术指标

　　1、实验电路工作电源：+5V/2A、±12V/0.5A，每路均带有短路保护和自动关断功能，每路带电源指示。其中+5V电源设计有过压、过流、欠压保护功能，待电路中故障排除后，自动恢复供电，确保设备和人身安全。

　　2、实验系统的字长为8位。

　　3、实验系统的基本指令系统类PC 机，有多种指令格式，多种寻址方式。

　　4、主存储器采用8K字节静态存储器6264，用于存放用户程序和数据。

　　5、配运算器模块，由4片4位的算术逻辑单元功能发生器级联而成。每片内实现16种二进制算术运算及16种逻辑运算，可进行8位、16位运算器实验。

　　6、控制器采用微程序方案实现，控存字长为24位，可用最大容量为1024字节，且用电可擦写的E2ROM存储器芯片组成，支持动态微程序设计。

　　7、实验系统工作频率源由555时基电路和74LS123可再触发单稳态多谐振荡器组成产生，频率范围为330HZ～580HZ。可以同时产生四种不同时序的时钟信号。

　　8、实验系统配有微程序手动输入并显示模块，装有24个微程序输入开关，用于输入微程序。

　　9、配有手动16位数据输入模块，装有16个数据输入开关，用于输入16位数据。

　　10、配8个控制开关，2个微动开关，用于手动控制整机的运行和切换运行方式等。

　　11、配2位七段数码管以显示程序运行的结果。另配置6个数码管，用于交通灯显示。

　　12、配微地址发生器模块和微地址显示模块、微地址控制模块。

　　13、配数据总线显示模块，用于显示数据总线上的动态数据。

　　14、配总线地址显示模块，用于显示地址总线上的动态地址。

　　15、配有一个双向通用移位寄存器，以实现逻辑移位功能。

　　16、具有超前进位控制逻辑。

　　17、配有指令寄存器和地址寄存器。

　　18、主机上设计有二片大规模 CPLD 和强51单片机作为整机的主控器件，可以在自动方式下完成全部部件实验和整机模型机设计实验。

　　19、配有并行I/O接口电路8255，实现带输入输出接口的模型机的设计。

　　20、配有定时/计数器接口电路8253。实现带定时/计数器功能的模型机的设计。

　　21、配有中断控制器8259。实现带中断功能的模型机的设计)。

　　22、配有双端口存储器IDT713200。

　　23、模数A/D和数模D/A转换电路，实现数模和模数的转换(C9JH有)。

　　24、配置ALTERA EPM240核心模块，实现具备多功能复杂模型机的设计实验。

　　25、创新自设计计算机体系结构实验模块(一个实验室配1-2套)

　　1)USB设备开发与接口模块：包含USB核心器件CY7C68013(含8051内核)、串行EEPROM 24LC01B 、SRAM HY62WT081E、EPM3064ATC100、数据总线开关 SN74CB3Q3245、锁存器 74VHC373、方口USB接口。

　　2)平台接口控制用CPLD模块：包含EPM3512AQC208主芯片、备频器DS1080L、JTAG下载接口等。

　　3)CPU或IP Core用FPGA模块：包含核心器件EP1C12Q240C8、配置芯片EPCS4、JTAG下载接口等。

　　26、实验的连接：模块间实验线路的连接：全部信号采用排线连接，操作简便，实验导线连接稳定可靠。

　　27、机箱：坚固型铝合金框架，厚实的 ABS 塑料包角，参考外形尺寸 480×360×150mm。

　　四、软件技术指标

　　1、实验系统集成动态调试运行软件。

　　2、详尽的CAI课件,能将实验原理、实验目的、芯片、查询等功能集于一体,便于多媒体教学;

　　3、强的程序和微程序调试功能，有单步、断点和连续等运行方式。

　　4、有程序和微程序读写功能。

　　5、以彩色流程图方式全程监视程序的运行状态和运行结果。

　　6、 用debug读写存贮菜单，对寄存器进行输入数据和参数设置以及读出目标输出信息。

　　五、实验项目(全部提供源程序)

　　1、基础实验

　　1)8位算术逻辑运算实验

　　2)带进位控制8位算术逻辑运算实验

　　3)16位算术逻辑运算实验

　　4)移位运算器实验

　　5)存储器实验

　　6)微控制器实验

　　2、设计性实验

　　1)总线控制实验

　　2)硬布线控制器实验

　　3)乘法器设计实验

　　4)FIFO先进先出存储器实验

　　5)数据通路实验

　　6)基本模型机的设计与实现

　　7)扩展8255并行口实验

　　8)扩展8253定时/计数器实验

　　9)扩展8259中断控制器实验

　　10)扩展0809 AD转换实验

　　11)扩展0832 DA转换实验

　　12)扩展双端口存储器IDT713200实验

　　3、综合设计应用实验

　　1)带移位运算的模型机的设计与实现

　　2)复杂模型机的设计与实现

　　3)可重构原理计算机组成设计实验

　　4)基于CISC和RISC处理器构成的实验计算机的设计与实现

　　5)用大规模芯片在模型机的基础上设计一个8位输入输出并行接口芯片8212。

　　6)基于流水技术构成模型计算机的实验

　　六、实验箱配置表